PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-134945

(43)Date of publication of application: 01.06.1993

(51)Int.CI.

G06F 13/00 G06F 3/00 G06F 11/18 G06F 13/38

(21)Application number: 03-299249

(71)Applicant:

NEC CORP

KOUFU NIPPON DENKI KK

(22)Date of filing:

14.11.1991

(72)Inventor:


WATABE SHINJI

SHINOHARA MASASHI

(54) BUS INTERFACE MECHANISM

(57)Abstract:

PURPOSE: To continue the operation of a bus interface mechanism in a highly reliable state of a bus by dividing the data on plural buses into the groups of a certain scale respectively and invalidating only the bus of the group where a bus interface error is detected. CONSTITUTION: The input bus selection control circuits 6 and 10 are added with the AND circuits respectively and validate the bus interface error signals of other units which are inputted with the error group signals only when the bus interface errors of other units inputted through a signal line 3 are identical with the interface errors of the groups whose selection are going to be instructed by the input bus selector circuits 4 and 8. In other words, the circuit 6 validates only the bus interface errors of other units of a group 1 and the circuit 10 validates only the bus interface errors of other units of a group 2 respectively.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-134945

(43)公開日 平成5年(1993)6月1日

(51) Int.Cl. ⁸		識別記号	庁内整理番号	FI	技術表示箇所
· G06F	13/00	301 P	7368-5B		
	3/00	F	8323-5B		
	11/18	310 B	7313-5B		,
	13/38	320 A	8725-5B		

審査請求 未請求 請求項の数2(全 15 頁)


(21) 出願番号	特願平3-299249	(71)出願人	000004237
			日本電気株式会社
(22) 出顧日	平成3年(1991)11月14日		東京都港区芝五丁目7番1号
		(71)出願人	000168285
			甲府日本電気株式会社
			山梨県甲府市大津町1088—3
		(72)発明者	波部 晋司
			東京都港区芝五丁目7番1号 日本電気株
			式会社内
•		(72) 発明者	篠原 真史
			山梨県甲府市大津町1088-3 甲府日本電
	•		気株式会社内
		(74)代理人	护理士 若林 忠
		i .	

(54) 【発明の名称】 パスインターフエース機構

(57)【要約】

【目的】 同じ動作を行う複数のパスを備えて信頼性を 高めたシステムにおいて、あるパスに障害が発生した場 合のシステムの信頼性の低下を防ぐ。

【構成】 2重化されたパスA1,パスB2に接続させた各ユニットが、前配複数の各グループ毎にエラー検出回路を持つパスエラー検出回路5,9と、パスエラー検出回路5,9の検出したパスのインターフェースエラーを他ユニットに送出するパスエラー送出回路7と、パスエラー送出回路7の出力を他ユニットに送るための信号線3と、パスA1,パスB2で使用するパスを選択する入カパス選択回路と選択回路48と、パスエラー検出回路5,9の出力と信号線3を通して送られてきた他ユニットのパスのインターフェースエラーにしたがって入カパス選択回路48がパスA1,パスB2の内のどのパスの入力を使用するかを制御する入カパス選択制御回路10とを有する。



20

【特許請求の範囲】

【請求項1】 同じ動作を行うパスを複数個備えた情報 処理装置におけるパスインターフェース機構において、 前記複数のパスの各パスの信号を複数のグループに分割 し、前記複数のパスに接続された各ユニットが、前記複 数の各グループ毎にエラー検出回路を持つパスエラー検 出回路と、

前記パスエラー検出回路の検出したパスのインターフェ ースエラーを他ユニットに送出するパスエラー送出回路

前記パスエラー送出回路の出力を他ユニットに送るため の信号線と、

前記複数のパスの内で使用するパスを選択する入力パス 選択回路と、

前記パスエラー検出回路の出力と前記信号線を通して送 られてきた他ユニットのパスのインターフェースエラー にしたがって前記入力パス選択回路が前記複数のパスの 内どのバスの入力を使用するかを制御する入力バス選択 制御回路とを有することを特徴とするパスインターフェ 一ス機構。

【請求項2】 同じ動作を行うパスを複数個備えた情報 処理装置におけるパスインターフェース機構において、

前配複数のパスの各パスの信号を複数のグループに分割 し、あるパスのあるグループにおいてパスのインターフ ェースエラーが検出された場合にエラーの検出されたパ スのグループのパスの代替として予め備えられる予備パ スと、

前記複数のパスに接続された各ユニットが、前記複数の バスの各グループ毎と前記予備パスのそれぞれにエラー 検出回路を持つパスエラー検出回路と、

前記パスエラー検出回路の検出したパスのインターフェ ースエラーを他ユニットに送出するパスエラー送出回路

前記パスエラー送出回路の出力を他ユニットに送るため の信号線と、

前記複数のパスと前記予備パスのパスの内で使用するパ スを選択する入力パス選択回路と、

前記パスエラー検出回路の出力と前記信号線を通して送 られてきた他ユニットのパスのインターフェースエラー にしたがって前記入力パス選択回路が前記複数のパスと 前記予備パスの内どのパスの入力を使用するかを制御す る入力パス選択制御回路と、

前記パスエラー検出回路によって前記複数のパスのある グループにインターフェースエラーが検出されるとイン ターフェースエラーの検出されたパスのグループへの出 カを予備パスに出力するように切り替えるパス出力切替 回路とを有することを特徴とするパスインターフェース

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は無停止型情報処理装置に おける複数のパスを備えたパスインターフェース機構に 関する。

[0002]

【従来の技術】従来のパスインターフェース機構は、図 10に示すように同じ動作を行う2重化パスであるパス A120、パスB121と、パスエラー検出回路124 で検出されたパスのインターフェースエラーを他ユニッ トに伝えるための信号線122と、パスA120とパス 10 B121のどちらの入力を使用するかを選択する入力パ ス選択回路123と、パスA120とパスB121のパ スのインターフェースエラーを検出するパスエラー検出 回路124と、パスエラー検出回路124で検出された エラーと信号線122を通して伝えられる他ユニットの パスインターフェースエラーにしたがって入力パス選択 回路123で選択するパスを制御する入力パス選択制御 回路125を有している。次に図10、図2、図11を 参照して動作を説明する。ここで図10は従来技術の実 施例の構成を示すプロック図であり、図2はパスエラー 検出回路124の一例を示す図である。同様に図11は 入力パス選択制御回路125の一例を示す図である。

【0003】パスA120とパスB121は2重化され たパスであり、全く同じ動作をする。このパスA120 とパスB121の入力をパスエラー検出回路124にお いてパスのインターフェースエラーが発生していないか どうかをチェックする。このチェックのためにパスA1 20及びパスB121に送出されるデータにパリティを 付与する。パスA120のパリティチェックはパリティ チェック回路11で行い、パスB121のパリティチェ ックはパリティチェック回路13で行い、パリティエラ 一が検出された場合は1が出力される。パスA120と パスB121の入力データの比較チェックを比較回路1 0で行い、比較エラーが検出された場合は1が出力され る。またAND回路14及び15によりパリティチェッ ク回路11及び13と比較回路12のANDをとり、そ の結果によりパスのインターフェースエラーを検出す る。つまりパリティエラーと比較エラーの両方が検出さ れたパスの入力がパスのインターフェースエラーとして 認識される。パリテェラーと比較エラーの両方を検出す る理由は、比較エラーのみではどちらのパスがインター フェースエラーを起こしたのか判別ができず、パリティ エラーのみでは複数のピットがエラーを起こした場合 に、エラーを起こしたビットが偶数個のときはエラーが 検出できない危険があるためである。AND回路14は パスA120でインターフェースエラーが起きたことを 示すパスAエラー信号を出力し、AND回路15はパス B121でインターフェースエラーが起きたことを示す パスBエラー信号を出力する。

【0004】パスAエラー信号とパスBエラー信号は入 50 カパス選択制御回路125に出力されるとともに、他ユ - 3

ニットに伝えるために信号線122に送出される。

【0005】入力パス選択制御回路125では、パスA エラー信号及びパスBエラー信号と信号線122を通し て入力される他ユニットのパスAエラー信号をパスBエ ラー信号をそれぞれ、OR回路130及びOR回路13 1でORをとる。OR回路130とOR回路131の出 ·カはそれぞれパスAエラーF/F132とパスBエラー F/F133に入力される。パスAエラーF/F132 とパスBエラーF/F133は一度セットされると自分 自身の出力がホールド信号となり、セットされた状態を 10 保持し続ける。NOR回路134では、OR回路130 の出力とパスAエラーF/F132の出力のNORをと り、パスの入力の内パスA120を選択するパスA選択 信号を出力し、NOR回路135では、OR回路131 の出力とパスBエラーF/F133の出力のNORをと り、パスの入力の内パスB121を選択するパスB選択 信号を出力する。 つまり自ユニットまたは他ユニットに パスのインターフェースエラーが検出されると、インタ ーフェースエラーの検出されたサイクル及びそのサイク ル以後、インターフェースエラーの検出されたパスの選 20 択信号は出力されなくなる。

【0006】入力パス選択回路123は入力バス選択制御回路125の出力によって、どのパスの入力を使用するかを選択する。パスB121でインターフェースエラーが検出されパスA選択信号のみがだされているときはパスA120のパス出力を選択し、パスA120でインターフェースエラーが検出されパスB選択信号のみがだされているときはパスB121のバス出力を選択する。パスA120とパスB121の両方のパスのインターフェースエラーが検出されていないときは、パスA選択信号の両方の選択信号が出力され、入力パス選択回路123でパスA120とパスB32121の両方のパスが選択され、その結果、パスA120とパスB121の入力のORをとることになるが、両パスの入力は等しいデータであるため問題はない。

【0007】このように従来技術においては、同じ動作を行う2重化パスの一方のパスに一度インターフェースエラーが検出されると、インターフェースエラーの検出された側のパス全体を無効にして、インターフェースエラーの検出されていない側のパスのみで動作していた。 【0008】

【発明が解決しようとする課題】上述した従来のパスインターフェース機構は、2 重化パスのどちらか一方にインターフェースエラーが検出されると、インターフェースエラーの検出された側のパス全体を無効にし、インターフェースエラーの検出されていない側のパスのみで動作していた。このためインターフェースエラーが発生した原因がパスの1 ピットの障害のみであっても、そのパス全体を無効にしなければならなかった。また、2 重化パスの一方が故障してもう一方のパスのみで動作してい 50 切り替えるパス出力切替回路とを有する。

るときに、故障した側のパスをシステムが動作中に交換 することは困難であり、そのため無停止が要求されるシ ステムにおいては、パスの構成が不十分な状態でシステ ムを動作させ続けなければならなかった。

【0009】本発明の目的は、同じ動作を行なう複数のパスを備えて信頼性を高めたシステムにおいて、あるパスに障害が発生した場合のシステムの信頼性の低下を防ぐことができるパスインターフェース機構を提供することにある。

0 [0010]

【課題を解決するための手段】本発明の請求項1記載の パスインターフェース機構は、同じ動作を行うパスを複 数個備えた情報処理装置におけるパスインターフェース 機構において、前記複数のパスの各パスの信号を複数の グループに分割し、前記複数のパスに接続された各ユニ ットが、前配複数のパスの各グループ毎にエラー検出回 路を持つパスエラー検出回路と、前記パスエラー検出回 路の検出したパスのインターフェースエラーを他ユニッ トに送出するパスエラー送出回路と、前記パスエラー送 出回路の出力を他ユニットに送るための信号線と、前記 複数のパスの内で使用するパスを選択する入力パス選択 回路と、前記パスエラー検出回路の出力と前記信号線を 通して送られてきた他ユニットのパスのインターフェー スエラーにしたがって前記入力パス選択回路が前記複数 のパスの内どのパスの入力を使用するかを制御する入力 バス選択制御回路とを有する.

【0011】本発明の請求項2記載のパスインターフェ 一ス機構は、同じ動作を行うパスを複数個備えた情報処 理装置におけるパスインターフェース機構において、前 記複数のパスの各パスの信号を複数のグループに分割 し、あるパスのあるグループにおいてパスのインターフ ェースエラーが検出された場合に、エラーの検出された パスのグループのパスの代替えとして予め備えられる予 伽バスと、前記複数のパスに接続された各ユニットが、 前記複数のパスの各グループ毎と前記予備パスのそれぞ れにエラー検出回路を持つパスエラー検出回路と、前記 パスエラー検出回路の検出したパスのインターフェース エラーを他ユニットに送出するパスエラー送出回路と、 前記パスエラー送出回路の出力を他ユニットに送るため 40 の信号線と、前記複数のパスと前記予備のパスのパスの 内で使用するパスを選択する入力パス選択回路と、前記 パスエラー検出回路の出力と前記信号線を通して送られ てきた他ユニットのパスのインターフェースエラーにし たがって前記入力パス選択回路が前配複数のパスと前記 予備パスの内どのパスの入力を使用するかを制御する入 カパス選択制御回路と、前配パスエラー検出回路によっ て前記複数のパスのあるグループにインターフェースエ ラーが検出されるとインターフェースエラーの検出され たパスのグループへの出力を予備パスに出力するように

5

[0012]

【作用】複数のパスのデータをそれぞれ複数のグループ に分割し、あるパスのあるグループにパスのインターフ ェースエラーが起こると、インターフェースエラーが起 こったパスのグループのみを無効にし、インターフェー スエラーが起こったパスの他のグループのデータに影響 を及ぼさず、高信頼性を保持しつつ動作し続ける。

[0013]

【実施例】以下に、本発明の一実施例について図面を参 照して説明する。

【0014】図1は本発明の請求項1に対応する実施例 の構成を示すプロック図である。 図1のパスインターフ ェース機構は、同じ動作を行いかつバスのデータを2つ のグループに分割した2重化パスであるパスA1、パス B2と、パスエラー送出回路7によって送出されるパス のインターフェースエラーを他ユニットに伝えるための 信号線3と、2つの分割されたグループ単位にパスA1 とパスB2のどちらの入力を使用するかを選択する入力 パス選択回路4,8と、同様に2つの分割されたグルー プ単位にパスのインターフェースエラーを検出するパス 20 エラー検出回路5,9と、パスエラー検出回路5,9で 検出されたパスのデータの一方のグループのエラーと信 **号線3を通して伝えられる他ユニットのグループ毎のパ** スのインターフェースエラーにしたがって入力パス選択 回路4,10で選択するバスを制御する入力バス選択制 御回路6,10と、パスエラー検出回路5,9で検出さ れたパスのインターフェースエラーにしたがってどのパ スのどのグループにパスのインターフェースエラーが起 こったかを信号線3を通して他ユニットに送出するパス エラー送出回路7を有している。

【0015】ここで入力パス選択回路4と入力パス選択 回路8、パスエラー検出回路5とパスエラー検出回路 9、入力パス選択制御回路6と入力パス選択制御回路1 0はそれぞれ同等の回路である。またパスエラー検出回 路5,9は図10の従来の技術の実施例のパスエラー検 出回路124と同等の回路であり、同様に動作する。

【0016】次に図1、図2、図3、図4を参照して、 本発明の請求項1に対応する実施例の動作を説明する。 図2はパスエラー検出回路5.9の一例を示す図であ り、図3は入力パス選択制御回路6,10の一例を示す 図であり、図4はパスエラー送出回路7の一例を示す図 である.

【0017】パスA1とパスB2は2重化されたパスで あり、そのパスのデータを2つのグループに分割し、イ ンターフェースエラーのチェックのためのパリティはそ れぞれのグループに対して付与する。これにより2つの グループの一方をグループ1とし、もう一方をグループ 2とする。このパスA1とパスB2の入力データのグル ープ1がパスエラー検出回路5に入力され、またグルー 6

ーフェースエラーが起こっていないかをチェックされ る。パスエラー検出回路5,9はパスエラー検出回路1 24と同じ動作をする。パスエラー検出回路5はパスA 1のグループ1でインターフェースエラーが起こったこ とを示すグループ1パスAエラー信号と、パスB2のグ ループ1 でインターフェースエラーが起こったことを示 すグループ1パスBエラー信号を送出し、同様にパスエ ラー検出回路9はパスA1のグループ2でインターフェ ースエラーが起こったことを示すグループ2パスAエラ 10 ー信号と、パスB2のグループ2でエラーが起こったこ とを示すグループ2パスBエラー信号を送出する。

【0018】パスエラー送出回路7はパスエラー検出回 路5,9のエラー信号にしたがって、どのパスのどのグ ループにエラーが起こったかを検出して送出する。OR 回路31はグループ1パスAエラー信号とグループ1パ スBエラー信号のORをとって、パスA1またはパスB 2のグループ1でインターフェースエラーが起こったこ とを示すグループ1エラー信号を出力する。 〇R回路3 2はグループ1パスBエラー信号とグループ2パスBエ ラー信号のORをとって、パスB2のグループ1または グループ2でインターフェースエラーが起こったことを 示すパスBエラー信号を出力する。OR回路33はグル ープ1パスAエラー信号とグループ2パスBエラー信号 のORをとって、パスA1のグループ1またはグループ 2でインターフェースエラーが起こったことを示すパス Aエラー信号を出力する。OR回路34はグループ2パ スAエラー信号とグループ2パスBエラー信号のORを とって、パスA1またはパスB2のグループ2でインタ ーフェースエラーが起こったことを示すグループ2エラ ー信号を出力する。それぞれの出力は信号線3に出力さ れ、信号線3を通して他ユニットに伝達される。

【0019】入力パス選択制御回路6,10は図10の 従来例の入力パス選択回路123とほぼ同等の回路を有 しているが、AND回路27とAND回路28が付加さ れて、信号線3を通して入力される他ユニットのパスの インターフェースエラーが、入力パス選択回路4,8で 選択を指示しようとしているグループのインターフェー スエラーである場合にのみ、エラーグループ信号によっ て入力された他ユニットのパスのインターフェースエラ 一個号を有効にしている。つまり、入力パス選択制御回 路6ではグループ1の他ユニットのパスのインターフェ ースエラーのみ有効になり、入力パス選択制御回路10 ではグループ2の他ユニットのパスのインターフェース エラーのみ有効となる。

【0020】入力パス選択回路4,8も図10の従来例 の入力パス選択回路とほぼ同等の機能を持っており、入 カバス選択制御回路6,10の出力のパス選択信号にし たがって、入力パス選択回路4はグループ1のパスA1 の入力とパスB2の入力の内どちらの入力を使用するか プ2がパスエラー検出回路9に入力され、パスのインタ 50 選択し、入力パス選択回路8はグループ2のパスA1の

入力とパスB2の入力の内どちらの入力を使用するかを 選択する。

【0021】図5は本発明の請求項2に対応する実施例 の構成を示すプロック図である。図5のパスインターフ ェース機構は、同じ動作を行いかつパスのデータの2つ のグループに分割した2重化パスであるパスA41、パ ・スB42と、あるパスのグループにインターフェースエ ラーが検出された場合インターフェースエラーの検出さ れたパスのグループのパスの替わりにそのパスの動作を 行う予備パス43と、パスエラー送出回路49によって 10 ターフェースエラーが起こったことを示すパスAエラー 送出されるパスのインターフェースエラーを他ユニット に伝えるための信号線44と、2つに分割されたグルー プ単位にパスA41とパスB42及び予備パス43の内 どの入力を使用するかを選択する入力パス選択回路4 5,51と、同様に2つの分割されたグループ単位にパ スA41とパスB42と予備パス43のインターフェー スエラーを検出するパスエラー検出回路46,52と、 パスエラー検出回路46,52で検出されたパスのデー タの一方のグループのインターフェースエラーと信号線 4.4を通して伝えられる他ユニットの各グループと予備 20 パス43のパスのインターフェースエラーにしたがって 入力パス選択回路45,51で選択するパスを制御する 入力パスで選択制御回路47、53と、パスエラー検出 回路46,52で検出されたパスのインターフェースエ ラーにしたがってどのパスのどのグループにパスのイン ターフェースエラーが起こったかを信号線44を通して 他ユニットに送出するパスエラー送出回路49と、パス A41またはパスB42のあるグループにインターフェ ースエラーが検出されたときにインターフェースエラー が検出されたパスのグループへの出力を予備パス43に 出力するように切り替えるパス出力切替回路48,50 を有している。

【0022】また図5の請求項2に対応する実施例の各 機能は、図1の請求項1に対応する実施例の同名称の機 能と同様の機能を持っており、図5の各機能は図1の各 機能にインターフェースエラーが検出されたパスのグル ープのパスの替わりに予備パス43を使用するための機 能を迫加されている。

【0023】次に図5、図6、図7、図8、図9を参照 して、本発明の請求項2に対応する実施例の動作を説明 する。図6はパスエラー検出回路46,52の一例を示 す図であり、図7は入力パス選択制御回路47,53の 一例を示す図であり、図8はパスエラー送出回路49の 一例を示す図であり、図9は入力バス選択回路45,5 1の一例を示す図である。

【0024】パスA41とパスB42は2重化されたパ スであり、そのパスのデータを2つのグループに分割 し、インターフェースエラーのチェックのためのパリテ ィはそれぞれのグループに対して付与する。ここで2つ のグループの一方をグループ1とし、もう一方をグルー 50

プ2とする。このパスA41とパスB42及び予備パス 43のグループ1の入力データがパスエラー検出回路4 6に入力され、また同様にグループ2がパスエラー検出 回路52に入力され、パスのインターフェースエラーが 起こっていないかをチェックされる。 パスのインターフ ェースエラーのチェック方法は従来の技術と同じであ る。パリティチェック回路61,63と比較回路62で パスA41とパスB42のパスのインターフェースエラ ーをチェックし、AND回路67よりパスA41でイン 信号を出力し、AND回路68よりパスB42でインタ ーフェースエラーが起こったことを示すパスBエラー信 号を出力する。ただし、AND回路67, 68にはそれ ぞれNOT回路71,72の出力が入力されており、N OT回路 7 1 はパスBエラーF/F89の出力信号を入 カしてその入力をAND回路67に反転出力し、NOT 回路72はパスAエラーF/F88の出力信号を入力し てその入力をAND回路68に反転出力するため、AN D回路67のパスAエラー信号はパスB42にインター フェースエラーが検出された次のサイクルから無効にさ れ、AND回路68の出力のパスBエラー信号はパスA 41にエラーが検出された次のサイクルから無効にされ る。これはパスA41またはパスB42にエラーが検出 された場合、次のサイクルからエラーの発生していない 側のパスと予備パス43のエラーを検出するようになる ため、AND回路67及びAND回路68のエラーの発 生していない側のパスエラー出力信号を無効にする必要 があるからである。パスAB選択回路60にはパスA4 1とパスB42のデータが入力され、パスAエラーF/ F88の出力信号でパスA41の入力を選択し、パスB エラーF/F89の出力信号でパスB42の出力を選択 する。つまりインターフェースエラーが起こっていない 側のパスを選択するように制御される。 パリティチェッ ク回路64,66と比較回路65によって、パスAB選 択回路60によって選択されたパスと予備パス43のイ ンターフェースエラーをチェックし、AND回路69か らパスA41とパスB42の両方のパスでインターフェ ースエラーが起こったことを示すパスABエラー信号を 出力し、AND回路70から予備パス43でインターフ ェースエラーが起こったことを示す予備パスエラー信号 を出力する。この2つの出力信号はパスAエラー出力信 号とパスBエラー出力信号とは反対に、OR回路73の 出力であるパスAエラーF/F88の出力信号とパスB エラーF/F89の出力信号のORによって有効にされ る。 つまりパスA41またはパスB42のどちらかにエ ラーが検出されていないと無効になる。このようにして パスのインターフェースエラーは検出される。パスエラ 一検出回路46ではパスA41及びパスB42のグルー プ1のパスのインターフェースエラーを検出し、かつ予 **値パス43もパスA41またはパスB42のパスのどち**

らかのグループ1のパスの替わりに使用されているときはインターフェースエラーを検出する。パスエラー検出回路52はグループ2のパスに対してパスエラー検出回路46と同様のことを行う。

【0025】パスエラー送出回路49はパスエラー検出 回路46.52から出力される各エラー信号にしたがっ · て、どのパスのどのグループにエラーが起こったかを検 出し、信号線44を通して他ユニットに送出する。OR 回路100ではグループ1のパスの全てのエラー信号を ORをとって、いずれかのパスのグループ1のパスでイ 10 ンターフェースエラーが起こったことを示すグループ1 エラー信号を出力する。 OR回路101はグループ1, 2のパスAエラー信号のORをとり、OR回路102は グループ1、2のパスBエラー信号のORをとり、OR 回路103はグループ1,2のパスABエラー信号のO Rをとる。この後OR回路106によりOR回路101 とOR回路102の出力のORをとり、パスA41でイ ンターフェースエラーが起こったことを示すパスAエラ ー信号を出力し、同様にしてOR回路107からパスB 42でインターフェースエラーが起こったことを示すパ 20 スBエラー信号を出力する。OR回路104はグループ 1. 2の予備パスエラー信号をORをとって予備パスエ ラー43でインターフェースエラーが起こったことを示 す予備パスエラー信号を出力する。 〇R回路105はグ ループ2の全てのエラー信号のORをとっていずれかの パスのグループでエラーが起こったことを示すグループ 2エラー信号を出力する。

【0026】入力パス選択制御回路47,53は信号線 4.4を通して伝えられる他ユニットのパスのインターフ ェースエラーと、パスエラー検出回路47,52で検出 30 された各グループのパスのインターフェースエラー信号 にしたがって、パスA選択信号、パスB選択信号、パス AB選択信号、予備パス選択信号、パスAエラーF/F 出力信号、パスBエラーF/F出力信号を出力する。A ND回路80, 81, 82によって信号線44から入力 される他ユニットのパスのインターフェースエラー信号 を入力パス選択制御回路47ではグループ1のインター フェースエラーであるときにのみ有効にし、入力パス選 択制御回路53ではグループ2のインターフェースエラ ーであるときにのみ有効にしている。OR回路84,8 5、86、87は、他ユニットのパスのインターフェー スエラーと自ユニットのパスエラー検出回路46または 52で検出されたパスのインターフェースエラーを、そ れぞれのインターフェースエラーに対してORをとって いる。ただしパスABエラー信号はパスA41とパスB 42の両方がエラーを起こしていることを示す信号であ るため、他ユニットパスAエラー信号と他ユニットパス Bエラー信号のANDをAND回路83でとった後の出 カとしORしている。パスAエラーF/F88、パスB

10

スエラーF/F91はそれぞれOR回路84, 85, 8 6.87の出力を入力し、一旦セットされると自分自身 の出力がホールド信号となり、ずっとセットされた状態 を保持し続ける。ただしパスABエラーF/F90と予 備パスエラーF/F91は、パスAエラーF/F88ま たはパスBエラーF/F89のどちらかがセットされて いないとセットされないように、パスAエラーF/F8 8とパスBエラーF/F89の出力信号のORをとるO R回路92の出力がセット信号となる。これはパスエラ 一検出回路46,52から出力されるパスABエラー信 号と予備パスエラー信号は、パスA41またはパスB4 2のどちらかにインターフェースエラーが検出された次 のサイクル以降でのみ有効となるためである。またこの セット信号はホールド信号よりは弱く、つまり一度セッ トされたF/Fの内容は保持されたままになる。NOR 回路95はパスAエラード/F88と〇R回路84の出 力信号のNORをとり、入力パス選択回路45,51で パスA41を選択するように指示するパスA選択信号を 出力する。つまりパスA41にインターフェースエラー が検出されたサイクル以降、パスA選択信号によって入 カパス選択回路45、51でパスA41の入力を選択し ないように制御する。同様にしてNOR回路96はパス B選択信号を出力し、NOR回路93はパスAB選択信 号を出力する。NOR回路94は予備パス43にインタ ーフェースエラーが検出されていないことを示す信号を 出力し、この出力とOR回路92の出力をAND回路9 7でANDして予備パス選択信号を出力する。つまりパ スA41またはパスB42のどちらかにインターフェー スエラーが検出され、インターフェースエラーの検出さ れた次のサイクルから予備パスを使用するため、予備パ ス43にインターフェースエラーが検出されてなくかつ パスAエラーF/F88またはパスBエラーF/F89 がセットされているときにのみ、入力パス選択回路 4 5, 51で予備パスが選択されるように、予備パス選択 信号を制御する。

【0027】入力パス選択回路45はグループ1のデータに対して入力パス選択制御回路47によって指示されるパスの入力を選択し、入力パス選択回路51はグループ2のデータに対して入力パス選択制御回路53によって指示されるパスの入力を選択する。選択回路110ではパスA選択信号とパスB選択信号によって、パスA41またはパスB42の入力が選択される。選択回路111ではパスAB選択信号と予備パス選択信号によって、予備パス43の入力または選択回路110の出力が選択される。

42の両方がエラーを起こしていることを示す信号であるため、他ユニットパスAエラー信号と他ユニットパス 出力をパスA41とパスB42に出力するとともに、入 出力をパスA41とパスB42に出力するとともに、入 カバス選択制御回路47のパスAエラーF/F88また カとしORしている。パスAエラーF/F88、パスB はパスBエラーF/F89のどちらかがセットされてい エラーF/F89、パスABエラーF/F90、予備パ 50 て、かつ入力パス選択制御回路53のパスAエラーF/

11

F88とパスBエラーF/F89のどちらもセットされていない場合にのみ、予備パス43にグループ1のパス出力を出力する。同様にして、パス出力切替回路50はグループ2のパス出力のパスA41、パスB42、予備パス43への出力を制御する。

[0029]

・【発明の効果】以上の説明の通り本発明は、複数のパス 6, のデータをある程度の大きさに分割してグループ化し、 7 パスのインターフェースエラーが検出されたときは、イ 11, ンターフェースエラーの検出されたグループのパスのみ 10 12 を無効にすることによって、パスの1ビットの障害で、 14, 障害のあるパス全体を無効にすることなく、障害のある 21, グループ以外のグループは信頼性の高いパスの状態で動 たし続けることを可能にする。 24

【0030】また障害の発生したパスの替わりに予め備えておいた予備パスを使用することによって、障害の発生する前と全く変わらないパスの状態で、信頼性を低下させることなく動作を続けることができる。

【0031】以上のように、オンライン保守の困難なパスに障害が発生した場合にも、信頼性の高いシステムを 20 保持することができるという効果がある。

【図面の簡単な説明】

【図1】本発明の請求項1に対応する実施例の構成を示すプロック図である。

【図2】本発明の請求項1及び従来例のパスエラー検出 回路の一例を示す図である。

【図3】本発明の謝求項1の入力パス選択制御回路の一 例を示す図である。

【図4】本発明の請求項1のバスエラー送出回路の一例 を示す図である。

【図 5】 本発明の請求項 2 に対応する実施例の構成を示すプロック図である。

【図 6】本発明の請求項2のパスエラー検出回路の一例 を示す図である。

【図7】本発明の請求項2の入力パス選択制御回路の一 例を示す図である。

【図8】本発明の請求項2のパスエラー送出回路の一例 を示す図である。

【図9】本発明の請求項2の入力パス選択回路の一例を 示す図である。

【図10】従来技術の実施例の構成を示すプロック図で ***

【図11】従来技術の入力パス選択制御回路の一例を示す図である。


【符号の説明】

- 1 パスA
- 2 パスB
- 3 信号線
- 4.8 入力パス選択回路
- 5.9 パスエラー検出回路
- 6,10 入力パス選択制御回路


12

- 7 パスエラー送出回路
- 11, 13 パリティチェック回路
- 12 比較回路
 - 14.15 AND回路
- 21, 22 OR回路
- 23 パスAエラーF/F
- 24 パスBエラーF/F
- 25.26 NOR回路
- 27, 28 AND回路
- 31, 32, 33, 34 OR回路
- 41 パスA
- 42 パスB
- 43 予備パス
- 4.4 信号線
- 45.51 入力パス選択回路
- 46,52 パスエラー検出回路
- 47,53 入力パス選択制御回路
- 48,50 パス出力切替回路
- 49 パスエラー送出回路
- 60 パスAB選択回路
- 61, 63, 64, 66 パリティチェック回路
- 62,65 比較回路
- 30 67, 68, 69, 70 AND回路
 - 71. 72 NOT回路
 - 73,84,85,86,87 OR回路
 - 80, 81, 82, 83 AND回路
 - 88 パスAエラーF/F
 - 89 パスBエラーF/F
 - 90 パスABエラーF/F
 - 91 予備パスエラーF/F
 - 9 2 OR回路
 - 93, 94, 95, 96 NOR回路
- 40 97 AND回路
 - 100, 101, 102, 103, 104, 105, 1
 - 06, 107 OR回路
 - 110,111 選択回路


[図1]




[図2]




[図3]




【図4】




[図9]





[図5]






[図7]





[図10]



[図11]

